Міністерство освіти і науки України Національний університет "Львівська Політехніка" Кафедра ЕОМ / Пояснювальна записка до курсової роботи з курсу: «Архітектура комп’ютерів.Частина І» на тему : «ПРОЕКТУВАННЯ RISC-КОМП'ЮТЕРА»  Анотація В ході виконання курсової роботи вивчається принцип дії та архітектура прототипних варіантів сучасних RISC-комп'ютерів. Також проводиться розробка форматів інструкцій різних типів (I-тип, R-тип, J-тип), розрахунок: 1) загальної кількісті елементів основної пам’яті; 2) загального об’єму основної пам’яті; 3) розрядність шини адрес; 4) кількості процесорних тактів; 5) значення константи, яке необхідне для обчислення наступного значення програмного лічильника (наступної адреси інструкції в основній пам’яті); 6) формат адреси для кеш-пам’яті даних; 7) формат адреси для кеш-пам’яті команд. Зміст 1)Конкретизовані та розширені вихідні дані на проектування…………..… ..3 2)Основні принципи побудови скалярних RISC-комп'ютерів………….…… .4 3)Розділ з розрахунками відповідно до завданя………………………….… ...7 4)Основні результати роботи (висновок)……………………………………..13 5)Використана література……………………………………………………...14 6)Додаток………………………………………………………………………..15 Конкретизовані та розширені вихідні дані на проектування Літера прізвища Позиція літери прізвища № Завдання Варіант завдання  Л 1 1 15  Е 2 2 6  В 3 3 3  Л 1 4 15  Е 2 5 6  В 3 6 3  Л 1 7 15  Е 2 8 6   Кількість регістрів загального призначен-ня в РФ К-ть команд, які може виконувати процесор Розрядність безпосеред-нього операнда Об’єм основної пам’яті комп’юте-ра Елементи на яких побудована основна пам’ять комп’ютера Розмір кеш-пам’яті даних / розмір блоку Розмір кеш-пам’яті команд / розмір блоку Команда для демострації роботи процесора  16 32 16 64 Мб 4Кх16 256K / 128 1М / 64 Логічна.   Основні принципи побудови скалярних RISC-комп'ютерів RISC (reduced instruction set computer) архітектура має наступні властивості: Одноциклові операції (кожну інструкцію еквівалентно виконують за один тактовий інтервал, цикл). Архітектурний дизайн системи інструкцій має назву load/storе, де інструкції звернення до комірок пам’яті розвантажені від виконання операцій (арифметичних, логічних, зсувних тощо). Скорочену систему інструкцій і адресувальних режимів, що спрощує апаратуру керування. Фіксований формат інструкцій і майже фіксований поділ цього формату на окремі поля. Зменшення пригальмувань конвеєра інструкцій через застосування оптимізуючих компіляторів, що раціонально диспетчеризують виконуваний машинний код. Формати RISC інструкцій DLX процесора подано рисунком 1. / Рис. 1 - Формати інструкцій RISC-DLX процесора [Hennessy & Patterson, 2003] Пояснення щодо форматів інструкцій. I - тип інструкції опрац, що використовує безпосередній операнд (Immediate ). R - тип інструкції; така інструкція отримує пару операндів із джерельних регістрів (Registers) регістрового файлу процесора і повертає результат знов таки до регістру призначення з цього файлу. J – тип є інструкцією безумовного переходу (jump). OpCode є полем коду операції, який залежить від кількості виконуваних процесором команд. Розрядність даного поля=Log2N, де N – множина виконуваних процесором команд. В даному випадку довжина поля складає 6 розрядів. rs1,rs2 є полями, що задають номери регістрів-джерел операндів (register of source), що належать множині регістрів регістрового файла. Розрядність кожного з цих полів визначається, як Log2N, де N – множина регістрів регістрового файлу. В даному випадку кожне поле має довжину 5 бітів, а множина регістрів від R0 до R31. rd є полем номера регістра призначення (приймача результату дії, register of destination). Розрядність поля визначається, як Log2N, де N – множина регістрів регістрового файлу. Регістр призначення також обирають з множини регістрів регістрового файлу. В даному випадку поле є п'ятибітовим. Immediate - це 16-ти бітове поле, що містить безпосередній операнд; п...